Faire 50 version de ses instructions n'aident pas intel. Il a fallut atteindre AMD et son archi 64 bits, pour que le SSE2 deviennent la norme standard de FPU de l'univers x86. Avoir plein de jeux d'instruction dans la nature empêche d'avoir des compilateurs qui les utilisent automatiquement, cela revient à limiter leur utilisation dans les logiciels codés en partie en assembleur, ce qui est très très limité. Il ferait mieux de faire des "levels" qui inclus totalement le niveau en dessous, au lieu de faire des clusters peu utilisé au final.
Je ne crois pas à la fin du out of order. L'Itanium est mort d'avoir cru que les compilateurs pouvaient faire le travail.
Je suis étonné que les IPC soit à 1, pour moi, il tournait autour de 3. La limitation est la lenteur de la RAM. Mais pour arriver à 3, le niveau de parallélisme est assez énorme (10 instructions en parallèle, ou plus ?)
# ce qui tue intel...
Posté par Nicolas Boulay (site web personnel) . En réponse au journal Le début de la fin pour Intel ?. Évalué à 10.
Faire 50 version de ses instructions n'aident pas intel. Il a fallut atteindre AMD et son archi 64 bits, pour que le SSE2 deviennent la norme standard de FPU de l'univers x86. Avoir plein de jeux d'instruction dans la nature empêche d'avoir des compilateurs qui les utilisent automatiquement, cela revient à limiter leur utilisation dans les logiciels codés en partie en assembleur, ce qui est très très limité. Il ferait mieux de faire des "levels" qui inclus totalement le niveau en dessous, au lieu de faire des clusters peu utilisé au final.
Je ne crois pas à la fin du out of order. L'Itanium est mort d'avoir cru que les compilateurs pouvaient faire le travail.
Je suis étonné que les IPC soit à 1, pour moi, il tournait autour de 3. La limitation est la lenteur de la RAM. Mais pour arriver à 3, le niveau de parallélisme est assez énorme (10 instructions en parallèle, ou plus ?)
"La première sécurité est la liberté"