Je connais plus le VHDL que verilog. Mais si je comprends cette description (if rst) teste bien le niveau, c'est bien un reset sur le niveau qui est fait. Donc oui, c'est bien une bascule normale. C'est le terme que tu avais employé (reset sur un front) qui était ambigu.
Ton FPGA pourrait aussi avoir un intéret pour des labo qui cherchent parfois à faire des choses pas classiques (dans le sens pas dans le flot de conception classique d'un FPGA). L'intrêt ici est de tout connaitre et donc tout maitriser, ce qui n'est pas le cas avec des FPGA et outils commerciaux ou la partie bitstream est une boite noire. Et pour finir un soft libre serait aussi sans doute très intéressant pour des universités pour des aspect pédagogique, là ou encore une fois les outils commerciaux sont fermés.
[^] # Re: chapeau
Posté par gringonz . En réponse au journal Nouvelles de kFPGA, le FPGA libre. Évalué à 3.
Je connais plus le VHDL que verilog. Mais si je comprends cette description (if rst) teste bien le niveau, c'est bien un reset sur le niveau qui est fait. Donc oui, c'est bien une bascule normale. C'est le terme que tu avais employé (reset sur un front) qui était ambigu.
Ton FPGA pourrait aussi avoir un intéret pour des labo qui cherchent parfois à faire des choses pas classiques (dans le sens pas dans le flot de conception classique d'un FPGA). L'intrêt ici est de tout connaitre et donc tout maitriser, ce qui n'est pas le cas avec des FPGA et outils commerciaux ou la partie bitstream est une boite noire. Et pour finir un soft libre serait aussi sans doute très intéressant pour des universités pour des aspect pédagogique, là ou encore une fois les outils commerciaux sont fermés.