D'après ce que je comprends, il (Christoph Hellwig) a séparé l'utilisation du SBI (CONFIG_RISCV_SBI) de NOMMU afin de potentiellement pouvoir l'utiliser même en S-mode, car à priori rien n'empêcherait d'utiliser les MMIO dans ce mode : je suppose qu'avec un OS en S-mode dans lequel on a confiance, on pourrait autoriser l'utilisation de ces mappings directement.
Mais c'est vraiment une hypothèse d'un mec qui n'y connaît pas grand chose à RISC-V.
[^] # Re: MMU-less
Posté par benoar . En réponse au journal Un RISC-V sous Linux abordable grâce au Kendryte K210 et Western Digital. Évalué à 3. Dernière modification le 04 décembre 2019 à 00:22.
Moi non plus ça m'a paru étrange. Déjà, le lien vers le code kernel est mauvais, il y a eu une nouvelle série et c'est :
http://git.infradead.org/users/hch/riscv.git/shortlog/refs/heads/riscv-nommu.5
L'exemple du patch pour accéder aux timers par MMIO, sans SBI :
http://git.infradead.org/users/hch/riscv.git/commitdiff/f9713fbf4f067f364c9556451a6af290bc9846c8?hp=ecfa7427c0fc83cb4fadc4d54393fd2c64035fb2
Et pour les IPI :
http://git.infradead.org/users/hch/riscv.git/commitdiff/e4ca96402c2a2a3d7d77b8bba46a25ec7b4315e6?hp=f9713fbf4f067f364c9556451a6af290bc9846c8
D'après ce que je comprends, il (Christoph Hellwig) a séparé l'utilisation du SBI (CONFIG_RISCV_SBI) de NOMMU afin de potentiellement pouvoir l'utiliser même en S-mode, car à priori rien n'empêcherait d'utiliser les MMIO dans ce mode : je suppose qu'avec un OS en S-mode dans lequel on a confiance, on pourrait autoriser l'utilisation de ces mappings directement.
Mais c'est vraiment une hypothèse d'un mec qui n'y connaît pas grand chose à RISC-V.