Verilator est sans conteste le simulateur HDL open-source le plus rapide du « marché ».
Dans cette catégorie, il existe également GHDL pour le langage VHDL.
Existe-t-il un comparatif entre Verilator et GHDL pour des benchmarks équivalents dans les deux langages ?
Si verilator n'est capable de prendre en entrée que du Verilog synthétisable, c'est parce qu'il convertit ce code en un objet en C++ et/ou SystemC
Je suis un peu étonné par cette phrase. Si le code Verilog est converti en C++, pourquoi serions-nous limité à du code synthétisable ?
# Pourquoi seulement du Verilog synthétisable ?
Posté par Guillaume Savaton (site web personnel) . En réponse à la dépêche Verilator 4.002. Évalué à 4. Dernière modification le 24 septembre 2018 à 08:55.
Dans cette catégorie, il existe également GHDL pour le langage VHDL.
Existe-t-il un comparatif entre Verilator et GHDL pour des benchmarks équivalents dans les deux langages ?
Je suis un peu étonné par cette phrase. Si le code Verilog est converti en C++, pourquoi serions-nous limité à du code synthétisable ?