5mm2 c'est peut-être acceptable pour un PC mais pas pour un smartphone
Je parlais de la taille du boitier, la puce est plus petite à l'intérieur et ce n'est pas du FinFet, seulement du planaire et dans une lithographie assez grosse puisqu'il n'y a pas de contraintes de place ou de dissipation donc on peut espérer une bien meilleure densité dans un SoC/microcontroleur pas trop en retard (par exemple, le Allwinner H6 est encore en 28nm tandis que Qualcomm commence enfin à mettre en FinFet toutes ses gammes de Snapdragon).
Donc oui c'est parfaitement faisable, juste que la NAND prendra toujours moins de place à même capacité de stockage.
Ouais bof, ce n'est quand même pas à la portée de tout le monde de dessouder/resouder la flash sans tout casser.
On peut réécrire in-situ, pas besoin d'extraire le composant. Puis j'utilise sciemment le terme "extraire" parce que comme pour les processeurs, il existe des supports même pour des boitiers sans broches.
Enfin, c'est pas à la portée de tout le monde (rien ne l'est vraiment) mais même la brasure à air chaud ça demande davantage de méthode que de technique et le coût du matériel n'est pas exorbitant. C'est aussi compliqué que changer une roue ou faire une vidange.
Ce qui n'est pas à portée de l'amateur c'est de travailler sur du boitier BGA. Un rebillage ça se fait avec du matos industriel. Et malheureusement ces boitiers sont de plus en plus utilisés même pour des composants où c'est inutile comme la NAND ou les microcontroleurs.
Les SoC Allwinner disposent d'un tel mode
Oui, je connais le FEL Mode (J'ai un SBC et une tablette ayant un A20). Certes ça évite le brick complet si l'intégrateur n'a pas exposé les I/O via JTAG ou SWD pour reprogrammer l'EEPROM intégrée ou accéder à la console de debug mais ça ne permet toujours pas la découverte de matériel, seulement de démarrer à distance sur une image créé avec le device tree spécifique à ce matériel.
[^] # Re: Fragmentation risk
Posté par Anonyme . En réponse au journal «Understand the fact» la campagne de Arm contre le set d'instructions libre Risc-V. Évalué à 1.
Je parlais de la taille du boitier, la puce est plus petite à l'intérieur et ce n'est pas du FinFet, seulement du planaire et dans une lithographie assez grosse puisqu'il n'y a pas de contraintes de place ou de dissipation donc on peut espérer une bien meilleure densité dans un SoC/microcontroleur pas trop en retard (par exemple, le Allwinner H6 est encore en 28nm tandis que Qualcomm commence enfin à mettre en FinFet toutes ses gammes de Snapdragon).
Donc oui c'est parfaitement faisable, juste que la NAND prendra toujours moins de place à même capacité de stockage.
On peut réécrire in-situ, pas besoin d'extraire le composant. Puis j'utilise sciemment le terme "extraire" parce que comme pour les processeurs, il existe des supports même pour des boitiers sans broches.
Enfin, c'est pas à la portée de tout le monde (rien ne l'est vraiment) mais même la brasure à air chaud ça demande davantage de méthode que de technique et le coût du matériel n'est pas exorbitant. C'est aussi compliqué que changer une roue ou faire une vidange.
Ce qui n'est pas à portée de l'amateur c'est de travailler sur du boitier BGA. Un rebillage ça se fait avec du matos industriel. Et malheureusement ces boitiers sont de plus en plus utilisés même pour des composants où c'est inutile comme la NAND ou les microcontroleurs.
Oui, je connais le FEL Mode (J'ai un SBC et une tablette ayant un A20). Certes ça évite le brick complet si l'intégrateur n'a pas exposé les I/O via JTAG ou SWD pour reprogrammer l'EEPROM intégrée ou accéder à la console de debug mais ça ne permet toujours pas la découverte de matériel, seulement de démarrer à distance sur une image créé avec le device tree spécifique à ce matériel.