En fait, ce n'est pas techniquement le fait d'etre RISC qui pourrait rendre une architecture libre. C'est en fait son age. Une fois que les brevets qui la couvrent expirent. Ainsi, meme l'architecture x86, pre 1997 est aujourd'hui libre. Mais il faut dans ce cas, copie ce qu'on fesait dans les 90, sinon brevet ! Du coup, les architectures RISC sont plus interressante, car elles ont moins de goulot d'etranglement.
Donc dans la liste des processeurs libre, avec code source, tu as aujourd'hui le LEON (dont l'architecture date de la fin des annees 80) et le J-Core (Un SH2 pour l'instant) qui date du milieu des annees 90. A la fin de l'annee, ce sera le tour du SH4 qui ne sera plus couvert en fin d'annee par les brevets. Ce qui est interressant comme difference, c'est que le SH est ce qu'on peut appeler un RISC de seconde generation. Du coup, il y a une vrai difference sur le jeu d'instruction entre l'un et l'autre. Celui est plus compact et se rapproche de la densite des x86 et ARM Thumb est actuellement inspire de ce jeu d'instruction. L'interet d'avoir un jeu d'instruction compact, c'est que une moindre consommation de bande passante memoire pour le code (donc plus pour les data, ce qui est quand meme ideal). C'est un des avantages des x86, mais les SH a la difference des x86 n'ont pas besoin d'un etage microcode extrement complique pour pouvoir executer leurs codes. J'attend que la societe derriere le J-Core sorte leur board de developpement pour faire un journal plus consequent sur le sujet. Mais globalement, c'est un projet tres interressant a mon avis.
Mais ensuite, c'est aussi une question de tradeoff. Aujourd'hui pour designer un CPU completement libre, il faut pouvoir se payer un ASIC (Surun FPGA, on peut probablement atteindre les 100Mhz, grand maximum). Et clairement plus le process de gravure est fin et moderne, plus c'est couteux. Du coup, on peut difficilement imaginer acceder a plus que 250Mhz sans avoir des millions de dollars. De plus, il faut pouvoir ecouler des volumes important, de l'ordre de 20000 unites par batch. Donc on se retrouve dans un domaine plus IoT dans un premier temps. Du coup, cela veut dire que les processeurs sont optimises pour l'efficacite energetique et non les performances. Cela veut dire pas de branchement predictif, des petits caches et pas de multi instruction. Globalement, on ne va pas concurrencer un serveur x86 avec ca tout de suite.
En parlant de brevets qui expirent, il y a un certain nombre de techno que l'on utilise tous les jours qui vont expirer dans les 10 prochaines annees. Une partie du standard 3G, le Wifi, AMD 64 bits, ... Je n'ai encore vu personne assembler une telle liste, mais ce serait extremement interressant pour le materiel libre !
[^] # Re: Et Risc?
Posté par cedric . En réponse à la dépêche Open Compute Summit 2017, alors c’était bien ?. Évalué à 9.
En fait, ce n'est pas techniquement le fait d'etre RISC qui pourrait rendre une architecture libre. C'est en fait son age. Une fois que les brevets qui la couvrent expirent. Ainsi, meme l'architecture x86, pre 1997 est aujourd'hui libre. Mais il faut dans ce cas, copie ce qu'on fesait dans les 90, sinon brevet ! Du coup, les architectures RISC sont plus interressante, car elles ont moins de goulot d'etranglement.
Donc dans la liste des processeurs libre, avec code source, tu as aujourd'hui le LEON (dont l'architecture date de la fin des annees 80) et le J-Core (Un SH2 pour l'instant) qui date du milieu des annees 90. A la fin de l'annee, ce sera le tour du SH4 qui ne sera plus couvert en fin d'annee par les brevets. Ce qui est interressant comme difference, c'est que le SH est ce qu'on peut appeler un RISC de seconde generation. Du coup, il y a une vrai difference sur le jeu d'instruction entre l'un et l'autre. Celui est plus compact et se rapproche de la densite des x86 et ARM Thumb est actuellement inspire de ce jeu d'instruction. L'interet d'avoir un jeu d'instruction compact, c'est que une moindre consommation de bande passante memoire pour le code (donc plus pour les data, ce qui est quand meme ideal). C'est un des avantages des x86, mais les SH a la difference des x86 n'ont pas besoin d'un etage microcode extrement complique pour pouvoir executer leurs codes. J'attend que la societe derriere le J-Core sorte leur board de developpement pour faire un journal plus consequent sur le sujet. Mais globalement, c'est un projet tres interressant a mon avis.
Mais ensuite, c'est aussi une question de tradeoff. Aujourd'hui pour designer un CPU completement libre, il faut pouvoir se payer un ASIC (Surun FPGA, on peut probablement atteindre les 100Mhz, grand maximum). Et clairement plus le process de gravure est fin et moderne, plus c'est couteux. Du coup, on peut difficilement imaginer acceder a plus que 250Mhz sans avoir des millions de dollars. De plus, il faut pouvoir ecouler des volumes important, de l'ordre de 20000 unites par batch. Donc on se retrouve dans un domaine plus IoT dans un premier temps. Du coup, cela veut dire que les processeurs sont optimises pour l'efficacite energetique et non les performances. Cela veut dire pas de branchement predictif, des petits caches et pas de multi instruction. Globalement, on ne va pas concurrencer un serveur x86 avec ca tout de suite.
En parlant de brevets qui expirent, il y a un certain nombre de techno que l'on utilise tous les jours qui vont expirer dans les 10 prochaines annees. Une partie du standard 3G, le Wifi, AMD 64 bits, ... Je n'ai encore vu personne assembler une telle liste, mais ce serait extremement interressant pour le materiel libre !