AES, utilise généralement un cœur spécialisé chiffrement, encore une fois on tombe sur ce que je comparais au KISS, quand je parlais des ARM. Ce type d'opération n'est pas inclus dans les processeurs principaux, ça n'aurait aucun intérêt et d'éventuels SoC qui n'auraient aucune volonté à faire de chiffrement.
Ces fonctions sont complètement indépendante du code général, aucun intérêt de les mélanger, elle ont plutôt une fonction de traitement sur un flux de donnée que sur une seule variable ou registre... Il en va de même du DSP (traitement audio/vidéo), des contrôleurs de périphériques, etc..., qui sont cependant dans les SoC, tous au sein de la même puce pour raccourcir les échanges (moins de passage par le circuit imprimé, infiniment plus lent) et réduire par la même consommation/surface utilisée.
Comme je disais plus haut (peut être revoir l'historique pour la collision chronologie), les instructions SIMD à n opérandes sont complètement dans la philosophie RISC, on les trouve depuis des années, la philosophie du RISC, consiste à avoir des instructions simple et les pipeliner au maximum, ce qui est le cas des fonctions muladd (mulsub, etc..) des SIMD. on en trouve dans les processeur RISC depuis au moins 20 ans.
[^] # Re: Rien sur les spécificités du nouveau bébé 1er du top 500 ?
Posté par tao popus . En réponse à la dépêche Le Top 500 des supercalculateurs de juin 2016. Évalué à -1.
AES, utilise généralement un cœur spécialisé chiffrement, encore une fois on tombe sur ce que je comparais au KISS, quand je parlais des ARM. Ce type d'opération n'est pas inclus dans les processeurs principaux, ça n'aurait aucun intérêt et d'éventuels SoC qui n'auraient aucune volonté à faire de chiffrement.
Ces fonctions sont complètement indépendante du code général, aucun intérêt de les mélanger, elle ont plutôt une fonction de traitement sur un flux de donnée que sur une seule variable ou registre... Il en va de même du DSP (traitement audio/vidéo), des contrôleurs de périphériques, etc..., qui sont cependant dans les SoC, tous au sein de la même puce pour raccourcir les échanges (moins de passage par le circuit imprimé, infiniment plus lent) et réduire par la même consommation/surface utilisée.
Comme je disais plus haut (peut être revoir l'historique pour la collision chronologie), les instructions SIMD à n opérandes sont complètement dans la philosophie RISC, on les trouve depuis des années, la philosophie du RISC, consiste à avoir des instructions simple et les pipeliner au maximum, ce qui est le cas des fonctions muladd (mulsub, etc..) des SIMD. on en trouve dans les processeur RISC depuis au moins 20 ans.