Je ne suis pas tout à fait d'accord: ajouter un décodeur x86 dans le CPU et sous utiliser le CPU car le compilateur ne peut voir qu'un petit nombre de registre, ça a aussi des conséquences au niveau de la consommation.
Et pour ce qui est de la densité de code moins importante des RISC, tu retardes: ARM et MIPS ont tout les deux des extensions avec instruction 16 bits, qui ont une densité de code équivalente à celle des x86, ce qui permet d'avoir le "meilleur des mondes" pour ces RISCs: du code compact pour le "tout venant" mais quand même accès a beaucoup de registre/des instructions supplémentaire quand il y a besoin.
Après il est vrai qu'ARMv8 n'a pas cette extension ce que je trouve très surprenant.
[^] # Re: Rien sur les spécificités du nouveau bébé 1er du top 500 ?
Posté par reno . En réponse à la dépêche Le Top 500 des supercalculateurs de juin 2016. Évalué à 1.
Je ne suis pas tout à fait d'accord: ajouter un décodeur x86 dans le CPU et sous utiliser le CPU car le compilateur ne peut voir qu'un petit nombre de registre, ça a aussi des conséquences au niveau de la consommation.
Et pour ce qui est de la densité de code moins importante des RISC, tu retardes: ARM et MIPS ont tout les deux des extensions avec instruction 16 bits, qui ont une densité de code équivalente à celle des x86, ce qui permet d'avoir le "meilleur des mondes" pour ces RISCs: du code compact pour le "tout venant" mais quand même accès a beaucoup de registre/des instructions supplémentaire quand il y a besoin.
Après il est vrai qu'ARMv8 n'a pas cette extension ce que je trouve très surprenant.