Je me suis peut-être mal exprimé. Je voulais dire transformer un programme C en bitstream FPGA. Je suis pas sur que la sémantique du C soit transformable en matériel.
Implémenter un CPU dans un FPGA, ça n'a quasiment aucun intérêt (mais je suis suppose que je t'apprends rien, à avoir lu tes précédents commentaires). Premièrement parce que faire une architecture aussi efficace qu'Intel c'est pas gagné. Ensuite parce que la fréquence sera très basse (de l'ordre de quelques centaines de Mhz au lieu de plusieurs Ghz sur un ASIC).
Après oui, on pourrait se diriger vers une carte avec un CPU et un FPGA et "offloader" une partie des calculs liés à la compilation sur le FPGA (ou a défaut mettre le CPU et l'accélérateur sur le même FPGA si on a une carte avec juste un CPU). J'imagine que tu parlais de ça quand tu parlais de combinaison d'opérateur. Ça nécessiterait d'aller sacrément modifier le code source de GCC au passage. Je pense que ça n'apportera aucun gain par rapport à un CPU Intel classique (voir même que ce sera beaucoup plus lent). J'ai pas l'impression qu'il y ai beaucoup d'opérations de compilation "facilement" implémentable sur un FPGA, contrairement à du décodage vidéo.
[^] # Re: Probablement une mauvaise idée...
Posté par X345 . En réponse au message Utiliser un FPGA pour accélérer les compilations ?. Évalué à 4.
Je me suis peut-être mal exprimé. Je voulais dire transformer un programme C en bitstream FPGA. Je suis pas sur que la sémantique du C soit transformable en matériel.
Implémenter un CPU dans un FPGA, ça n'a quasiment aucun intérêt (mais je suis suppose que je t'apprends rien, à avoir lu tes précédents commentaires). Premièrement parce que faire une architecture aussi efficace qu'Intel c'est pas gagné. Ensuite parce que la fréquence sera très basse (de l'ordre de quelques centaines de Mhz au lieu de plusieurs Ghz sur un ASIC).
Après oui, on pourrait se diriger vers une carte avec un CPU et un FPGA et "offloader" une partie des calculs liés à la compilation sur le FPGA (ou a défaut mettre le CPU et l'accélérateur sur le même FPGA si on a une carte avec juste un CPU). J'imagine que tu parlais de ça quand tu parlais de combinaison d'opérateur. Ça nécessiterait d'aller sacrément modifier le code source de GCC au passage. Je pense que ça n'apportera aucun gain par rapport à un CPU Intel classique (voir même que ce sera beaucoup plus lent). J'ai pas l'impression qu'il y ai beaucoup d'opérations de compilation "facilement" implémentable sur un FPGA, contrairement à du décodage vidéo.