Hum... déjà que ce n'est pas toujours évident d'estimer la complexité de ce qui va être généré par un synthétiseur à partir d'un HDL (VHDL, Vérilog, etc.), avec ça, on risque d'aller au carnage. Surtout qu'avec l'apparence de langages classiques qui camouflera quasi-totalement ce qu'on génère, on risque d'y coller des purs softeux qui n'ont aucune idée de la nature et des contraintes sous-jacentes : autant dire qu'on n'a pas le cul sorti des ronces.
C'est pas faux, mais juste en théorie.
À mon avis, en pratique, la nature des FPGA fait qu'ils resteront des accélérateurs matériels. Là, vu leur prix, le choix sera vite vu : un pur softeux qui n'arrive pas à accélérer l'appli sera vite remplacé.
Même avec des logiciels de HLS, la suite de synthèse indique toujours le temps d'exécution, la surface, parfois la puissance, et bien sûr la routabilité. Un truc codé avec les pieds a toujours tout ça de chances d'être retoqué dès les premières lignes de code.
Le seul truc qui m'embête c'est la diversité des langages d'entrée utilisés en HLS. C'est souvent un logiciel = un langage (sur-ensenble de sous-ensemble du C, du C++, du python, de Matlab, des trucs complètement ad-hoc...). Avec juste VHDL et Verilog, on était vernis. Mais là, ça va faire mal. Autant que sur CPU, toutes les libs de tout existent en C, C++, python, java, vala et j'en passe.
[^] # Re: Logiciels de HLS
Posté par marzoul . En réponse au journal Le VHDL prend-il l'eau ?. Évalué à 1.
C'est pas faux, mais juste en théorie.
À mon avis, en pratique, la nature des FPGA fait qu'ils resteront des accélérateurs matériels. Là, vu leur prix, le choix sera vite vu : un pur softeux qui n'arrive pas à accélérer l'appli sera vite remplacé.
Même avec des logiciels de HLS, la suite de synthèse indique toujours le temps d'exécution, la surface, parfois la puissance, et bien sûr la routabilité. Un truc codé avec les pieds a toujours tout ça de chances d'être retoqué dès les premières lignes de code.
Le seul truc qui m'embête c'est la diversité des langages d'entrée utilisés en HLS. C'est souvent un logiciel = un langage (sur-ensenble de sous-ensemble du C, du C++, du python, de Matlab, des trucs complètement ad-hoc...). Avec juste VHDL et Verilog, on était vernis. Mais là, ça va faire mal. Autant que sur CPU, toutes les libs de tout existent en C, C++, python, java, vala et j'en passe.