Tout à fait d'accord avec toi, l'avenir n'est pas dans le Verilog ou le VHDL.
Mais quand je regarde les projets libres générant du langage HDL pour la synthèse, la plupart se basent sur le Verilog.
Comme souvent ces projets ne sont pas «terminés» il faut souvent mettre les mains dans le code généré, du coup si on veut utiliser des outils libres pour le faire du FPGA c'est au Verilog qu'il faut se mettre.
Le VHDL appris à l'école réduit le champs des possible dans le libre.
[^] # Re: Logiciels de HLS
Posté par martoni (site web personnel, Mastodon) . En réponse au journal Le VHDL prend-il l'eau ?. Évalué à 2.
Tout à fait d'accord avec toi, l'avenir n'est pas dans le Verilog ou le VHDL.
Mais quand je regarde les projets libres générant du langage HDL pour la synthèse, la plupart se basent sur le Verilog.
Comme souvent ces projets ne sont pas «terminés» il faut souvent mettre les mains dans le code généré, du coup si on veut utiliser des outils libres pour le faire du FPGA c'est au Verilog qu'il faut se mettre.
Le VHDL appris à l'école réduit le champs des possible dans le libre.
J'ai plus qu'une balle