• # Logiciels de HLS

    Posté par . En réponse au journal Le VHDL prend-il l'eau ?. Évalué à 6.

    Bonsoir,

    VHDL et Verilog seront toujours utilisés pour les interfaces/IP très optimisées. Pour le reste les techniques de HLS sont en train de les remplacer.

    Il est possible aujourd'hui (et mature avec des outils proprio) de generer son code vhdl ou verilog a partir de C.

    Savez vous s'il existe il des outils libres permettant de faire ca ?

    Il en existe. Certains ont une spécialisation dans des domaines précis, mais je ne les connais pas assez intimement pour en faire la pub (sauf AUGH).

    AUGH http://tima.imag.fr/sls/research-projects/augh/
    LegUp http://legup.eecg.utoronto.ca/
    GAUT http://hls-labsticc.univ-ubs.fr/
    ngDesign https://www.synflow.com/
    ORCC http://orcc.sourceforge.net/
    ROCCC http://www.jacquardcomputing.com/

    Moi je développe le logiciel AUGH :-) Je le fais aussi générique que possible.

    D'un autre cotés Altera a mis au point un traducteur OpenCL vers FPGA pour ces FPGA haut de gamme. Cela abaissera certainement la barrière pour les développeurs.

    Oui et non, leur outil n'est ni libre ni gratuit (1k€) et OpenCL impose des contraintes fortes sur les carte FPGA utilisées. Et c'est bloqué sur les technos Altera évidemment...
    Xilinx aussi s'y met. Vivado HLS est très bon, mais comptez 2k€.