Comme il n'y a qu'un seul port d'écriture actif à la fois,
Cela m'étonnerait beaucoup. J'imagine plutôt 2 ou 4 port d'écriture sur le L1 par exemple.
Si ton appli est correctement optimisée, alors il y a des chances que traiter les ~100 Mio de données dispo sur le cache occupe le processeur « un bon moment ».
Cela dépend beaucoup de ton application. Typiquement pour une application serveur base de donné, c'est faux.
. Aucun cache, que des scratchpads, avec un total de ~4.2MiB on chip (pour 2007, c'était pas mal du tout) qui était divisée entre SRAM partagée et scratchpad privé (configurable au boot).
Cela ressemble à une architecture type CELL avec des powerPC à la place des coeurs SPU. D'ailleurs, cela semble tellement inutilisable que l'architecture de la PS4 est à l'inverse complètement lisse pour ne pas avoir à gérer des petits zones mémoires.
En gros, on a limite 1 cycle = 1 ligne de cache, ce qui est quand même super pour tout ce qui est accès aléatoire.
Tu parles de transfert L1->L2, c'est pas franchement aléatoire.
96Mio de cache L3, c'est quatre fois plus que la plupart des processeurs Intel haut de gamme (et je te parle pas des ×ばつ512Kio pour le L2).
Oui, les caches énormes étaient à la mode, surtout avec l'Itanium. Mais cela coute hyper chère en silicium, et quand on voit l'architecture de la PS4, j'ai bien l'impression qu'il vaut mieux sacrifier 10Mo de RAM hyperrapide, contre le double de la bande passante RAM. Tu perds en performance sur le meilleur cas, mais tu gagnes sur le cas moyen, j'ai l'impression.
Et puis dernière chose, ils ont continué à foutre de la logique supplémentaire directement au niveau du contrôleur mémoire plutôt que d'en rajouter sur le chip, et ça, c'est très bien.
Je ne vois pas ce que tu veux dire. L'intégration du pipeline d'accès à la DRAM dans le cpu, est ce qui a divisé par 2 la latence d'accès des Athlons, ce qui rendait les Pentium4 ridicules à l'époque.
Si tu rajoutes la connexion directe aux périphs PCI, ça permet réellement d'économiser en latence.
C'est pareil avec les chip x86 qui embarquent directement des liens PCI express, non ?
Mais ça reste un monstre en termes de bande-passante et « throughput ».
A l'époque, un POWER détenait le record de vitesse de compilation du noyau linux : ~15s de mémoire. La vitesse provenait pas mal des IO (lien à 1Go/s), qui était bien plus rapide sur mainframe que sur PC.
Mais aujourd'hui, avec les SSD sur port PCI, j'ai un doute.
[^] # Re: Concentration?
Posté par Nicolas Boulay (site web personnel) . En réponse au journal Le Power8 d'IBM pourra t-il s'imposer dans le monde des entreprises ?. Évalué à 3.
Cela m'étonnerait beaucoup. J'imagine plutôt 2 ou 4 port d'écriture sur le L1 par exemple.
Cela dépend beaucoup de ton application. Typiquement pour une application serveur base de donné, c'est faux.
Cela ressemble à une architecture type CELL avec des powerPC à la place des coeurs SPU. D'ailleurs, cela semble tellement inutilisable que l'architecture de la PS4 est à l'inverse complètement lisse pour ne pas avoir à gérer des petits zones mémoires.
Tu parles de transfert L1->L2, c'est pas franchement aléatoire.
Oui, les caches énormes étaient à la mode, surtout avec l'Itanium. Mais cela coute hyper chère en silicium, et quand on voit l'architecture de la PS4, j'ai bien l'impression qu'il vaut mieux sacrifier 10Mo de RAM hyperrapide, contre le double de la bande passante RAM. Tu perds en performance sur le meilleur cas, mais tu gagnes sur le cas moyen, j'ai l'impression.
Je ne vois pas ce que tu veux dire. L'intégration du pipeline d'accès à la DRAM dans le cpu, est ce qui a divisé par 2 la latence d'accès des Athlons, ce qui rendait les Pentium4 ridicules à l'époque.
C'est pareil avec les chip x86 qui embarquent directement des liens PCI express, non ?
A l'époque, un POWER détenait le record de vitesse de compilation du noyau linux : ~15s de mémoire. La vitesse provenait pas mal des IO (lien à 1Go/s), qui était bien plus rapide sur mainframe que sur PC.
Mais aujourd'hui, avec les SSD sur port PCI, j'ai un doute.
"La première sécurité est la liberté"