Juste quelques remarques
en CISC, tu utilises les registre R1 à R4
en RISC, tu utilise les registre R1 à R9
Pourquoi, en risc tu n'utilses pas le même registe en cource et destination?
Sinon, ce petit exemple montre bien les differences entre du CISC et du RISC. Le CISC implique des buffers interne, or les buffers bouffent beaucoup de place sur le silicium.
[^] # Re: N'importe quoi
Posté par Tutur . En réponse à la dépêche AMD et INTEL optent pour des technologies opposées.. Évalué à 1.
en CISC, tu utilises les registre R1 à R4
en RISC, tu utilise les registre R1 à R9
Pourquoi, en risc tu n'utilses pas le même registe en cource et destination?
Sinon, ce petit exemple montre bien les differences entre du CISC et du RISC. Le CISC implique des buffers interne, or les buffers bouffent beaucoup de place sur le silicium.