L'exécution d'instructions dans le désordre a été introduite par le Pentium Pro dans le monde CISC
Stop. Le Pentium Pro n'est pas un processeur CISC. Le PPro et les processeurs suivants chez Intel, ainsi que le K6 et suivants chez AMD sont des processeurs à coeur RISC mais interface CISC. Une partie de processeur "décode" chaque instruction CISC x86 (et autres extensions) en une série d'instruction RISC. Le coeur d'exécution, lui, est RISC. Et la nécessité d'un core OO est apparu uniquement, à cette époque, à cause de la piètre qualité de la traduction x86 => instructions internes, tout ça au prix d'un nombre énorme de transitor, uniquement au nom de la sacro-sainte compatibilité binaire, qui est un autre effet pervers des logiciels non-libres.
[^] # Re: N'importe quoi
Posté par Gaël Le Mignot . En réponse à la dépêche AMD et INTEL optent pour des technologies opposées.. Évalué à 5.
Stop. Le Pentium Pro n'est pas un processeur CISC. Le PPro et les processeurs suivants chez Intel, ainsi que le K6 et suivants chez AMD sont des processeurs à coeur RISC mais interface CISC. Une partie de processeur "décode" chaque instruction CISC x86 (et autres extensions) en une série d'instruction RISC. Le coeur d'exécution, lui, est RISC. Et la nécessité d'un core OO est apparu uniquement, à cette époque, à cause de la piètre qualité de la traduction x86 => instructions internes, tout ça au prix d'un nombre énorme de transitor, uniquement au nom de la sacro-sainte compatibilité binaire, qui est un autre effet pervers des logiciels non-libres.