Je te répond avec retard, car certains aspects de ton post m'intéresse beaucoup : Je prends note sur la partie driver, mais ce qui m'intéresse, c'est l'efficacité par Mhz des architectures Risc V vs ARM vs Intel.
Intel c'est un code CISC donc compact par essence, mais je ne suis pas sûr que ce soit aussi intéressant (hors meumeu X, AVX, et seuseuseu) que celui d'ARM.
La force du jeu d'instruction ARM ce sont les instructions conditionnelles. Ça permet d'économiser énormément de code et d'instructions quand c'est bien utilisé.
Donc plusieurs questions :
Est-ce que le RISCV a ce genre d'efficacité ? Si oui, en quoi RISC V est plus efficace qu'ARM ?
Est-ce que les compilateurs sont capables d'exploiter cette fonctionnalité su jeu d'instruction ARM ?
« Il n’y a pas de choix démocratiques contre les Traités européens » - Jean-Claude Junker
[^] # Re: Encore du travail pour RISC V
Posté par Ontologia (site web personnel) . En réponse à la dépêche Linus Torvalds: comment éviter que RISC-V ne reproduise les erreurs du passé?. Évalué à 2.
Je te répond avec retard, car certains aspects de ton post m'intéresse beaucoup : Je prends note sur la partie driver, mais ce qui m'intéresse, c'est l'efficacité par Mhz des architectures Risc V vs ARM vs Intel.
Intel c'est un code CISC donc compact par essence, mais je ne suis pas sûr que ce soit aussi intéressant (hors meumeu X, AVX, et seuseuseu) que celui d'ARM.
La force du jeu d'instruction ARM ce sont les instructions conditionnelles. Ça permet d'économiser énormément de code et d'instructions quand c'est bien utilisé.
Donc plusieurs questions :
Est-ce que le RISCV a ce genre d'efficacité ? Si oui, en quoi RISC V est plus efficace qu'ARM ?
Est-ce que les compilateurs sont capables d'exploiter cette fonctionnalité su jeu d'instruction ARM ?
« Il n’y a pas de choix démocratiques contre les Traités européens » - Jean-Claude Junker