vhdl記述で
・component呼出用にport map記述を自動生成。
・entity名でshiftを押しながらマクロを呼び出す事で、entity名をgrep検索するダイアログが起動する機能。
のマクロになります。
grep検索フォルダを履歴に覚えられるため、componentファイルを開くのがちょっと楽になります。
entity名の検索結果が1つだけなら、自動で開いてgrepリストは閉じます。
(秀丸v8.98以上推奨/未満の場合はentity_jump.macファイル内の18,19行目のコメントを切替えてください)
単に呼び出した際は
1.信号宣言補完
信号名称を列挙記述し(sample画像は自動整形される事を示すために空白をテキトウに入れていますが不要です)
範囲選択(行選択でOK)してマクロを実行してください。
signalやvariableなどを予め選択できるようにしています。
任意の文字入力(キーボード入力/正規表現使用可能)も選択できます。
該当ファイルでマクロ実行することで、以下の各種を選択でき、クリップボードに生成します。
任意のファイルに貼付けを行って使用してください。
3.testbenchテンプレート生成(mac内部編集でテンプレート作成可能)
4.port map生成
5.port map assign付生成
6.portmapのsignal宣言生成
7.component宣言生成
先のverからの変更点として、
3〜5の機能に対して.port map生成でin,outについてコメントに残すようにしました。
纏められたtype宣言記述に対する初期値も適用するように変更しました。
