Reed Solomon Encoder and Decoder Digital IP. 包含以下内容:

• RS编码器verilog

• RS编码器算法模型(Matlab)

• RS编码器UVM/SV测试平台

• RS译码器Verilog

• RS译码器算法模型(Matlab)

• RS译码器UVM/SV测试平台

其中RS编码、译码器的符号位宽、码长、信息符号个数、冗余符号个数等参数在一定范围内可配置。

请参考验证平台说明文档:RS-Testbench-Introduction.pdf

部分代码进行了加扰、加密处理。