チップレット設計基盤構築に向けた技術開発事業

Society5.0の実現に向けてデジタル化技術を進展させるためには、エッジでの情報処理が不可欠です。情報処理に活用するAI半導体として、高い性能を維持しつつ設計・製造コストの増加を抑制する、ポストムーア技術の一つとしてチップレット^※(注記)と呼ばれる技術への取組が標準化を含め米国を中心に加速しており、日本としても早急な対応が必要になってきています。

本事業では、世界のチップレット技術の標準化動向を注視しつつ、性能とコストを両立する半導体を容易に実現するためのチップレット設計基盤構築に向けた技術開発を進め、民間企業等が広く活用できる基盤技術となることを目指します。加えて、チップレット型カスタムSoCにも搭載可能なAI半導体チップを開発し、確実な社会実装を目指します。

• 複数のチップに分割、それらチップをそれぞれ最適なプロセスを使って製造しそれらを組み合わせて一つのチップとしてパッケージ化するチップレット型カスタムSoCの説明画像

• チップレット技術とは、集積回路を構成するCPUやGPU、アクセラレータ等について、機能ごとの複数のチップに分割、それらチップをそれぞれ最適なプロセスを使って製造しそれらを組み合わせて一つのチップとしてパッケージ化する技術で、集積回路を同一プロセスで一つのチップ上で製造する従来製法と比較して、コスト低減と高性能動作の両立が可能とみられている。

(1)チップレット型カスタムSoC設計基盤技術開発

チップレット型カスタムSoC設計基盤技術を開発する実施者を選定し、研究を開始します。研究開始に際し、チップレット技術に関する国内外の技術や規格の最新動向を調査します。

最終更新日:2024年3月8日