ラズパイカメラV2とHQはどちらも静止画はFullHDを超える高解像度ですが、動画については両方FullHD/30FPSに制限されている理由をご存知であれば教えていただきたいです。
公式カメラ以外にもArducam社の製品などでFullHDを超えるカメラをいくつか探してみたのですが、やはり静止画は4K相当の画質のものがあるものの、動画についてはFullHD/30FPSの製品しかないように見えます。

ラズパイのCSIは2レーンしかないということですが、1本2.5Gbpsx2=5Gbpsの速度がでるのであれば、速度的には十分な気がします。
(3280(w) x 2464(h) x 3(RGB) x 30(fps) ≒ 694Mbps)

FullHD以上の解像度の動画を取得したいのですが(エンコードはできなくても可)、ラズパイの仕様上厳しいのであればその理由を知りたく、
ご存知の方いらっしゃいましたらご教授いただけますと幸いです。

デジカメなどの RAW DATAについては詳しくないので, その点にいては一眼レフのカメラなど趣味にしてる人にでも訊くとか, あるいはここで返答を待つのも良いかも
たぶん, 単純な RGBではないと思うので単純に 3分割のデータ・3倍のデータではないはず

参考 https://www.itmedia.co.jp/news/articles ... ws039.html

出力 RAW 12/10/8bit、COMP 8bit

- - - - -
次に, いくつかの点について

1本2.5Gbpsx2=5Gbpsの速度がでるのであれば、速度的には十分な気がします。

• この "2.5Gbps" とはどこからの情報でしょう?
• あと, bps とは bit per second の略です (Byteではありません)
  (また, 通信方式によっては 1Byteの送信に 10bit必要とするものもあるので単純に 1/8とは言えない)

raspberrypi.org には CSI-2 の情報があり( CSI-2 (Camera Serial Interface 2) "Unicam" )
それによると,

The SoC's used on the Raspberry Pi range all have two camera interfaces that support either CSI-2 D-PHY 1.1 or CCP2 (Compact Camera Port 2) sources. This interface is known by the codename "Unicam". The first instance of Unicam supports 2 CSI-2 data lanes, whilst the second supports 4. Each lane can run at up to 1Gbit/s (DDR, so the max link frequency is 500MHz).

• CSI-2 D-PHY 1.1 または CCP2 であること
• 各レーンで最大 1Gbit/s であること

CSI-2 D-PHY は, 調べると次のような記事が見つかります(幾つか適当に)

• https://monoist.atmarkit.co.jp/mn/artic ... 033_4.html
  (バージョン記さていないが) 1.5 Gbps
• https://www.wdic.org/w/WDIC/MIPI
  同期方式の制約で、差動でも転送速度は1Gbpsが上限である。

ご丁寧な回答ありがとうございます。

ご指摘の通り映像データの容量見積もりの式がビット数で計算できてないですね、、ご指摘ありがとうございます。

RAWデータについて、データを扱う方式によって1ピクセルのデータ量が異なっているんですね。
このあたりを曖昧にしたまま質問したにもかかわらずご丁寧に回答頂きましてとても感謝です。
https://www.klab.com/jp/blog/tech/2016/1054828175.html

CSI-2が2.5Gbpsが誤りである点の提示もありがとうございます。
こちらは以前にMIPI自体のことを調べているときにD-PHYのの最大速度として記されているのを記憶していたのと、
最近Jetsonが同じく2レーンで5Gbps近くの容量の映像を流せた(こちらは実際に実験済み)ため、よく確認せず
2.5Gbpsと思ってしまっていました。
当時調べたときに見たものとは違いますが、こちらにも記載されていました。
https://www.mipi.org/sites/default/file ... _Brief.pdf

The updated D-PHY specification v1.2, introduces lane-based data skew control in the receiver to achieve a peak transmission rate of 2.5 Gbps/lane or 10 Gbps over 4 lanes, compared to the v1.1 peak transmission rate of 1.5 Gbps/lane or 6 Gbps over 4 lanes

ただ、D-PHYのバージョンv1.2であれば2.5Gbpsですが、ラズパイはv1.1でかつ1.0Gbpsまでが上限とのことで
情報共有頂きましてありがとうございます。


あらためてYUYVを前提にすると、

(3280(w) x 2464(h) x 16(bit) x 30(fps) ≒ 3880Mbps)

で全然足りてないことがよくわかりました。
とても勉強になり感謝です。ありがとうございました。

(3280(w) x 2464(h) x 16(bit) x 30(fps) ≒ 3880Mbps)

たぶん, 16ではなく, 12 or 10 のような?

出力 RAW 12/10/8bit、COMP 8bit

Processing raw image files from a Raspberry Pi High Quality Camera とか
フォーラムの, HQ Camera - 1080p 24fps 12bit Is it Possible? とか参考になりそうな

- - - - -

D-PHY は, 探せばどこかに図が載ってると思うけど, ... あまり見当たらない
ちょっと微妙だけど, ここの「図15:D-PHYのレーン数の増加」が少しは参考になりそうな?
https://monoist.atmarkit.co.jp/mn/artic ... 033_4.html

CLOCKと 4レーン分がセットになっていて, でも Raspberry Pi では 4レーン中 2 レーン
そして CLOCKは先に挙げたとおり, 500MHz の DDR (によって 1Gbps)

この同期通信の clock を上げるか, レーン数を多くすれば速度は上がりそうに見えるけれど,
そうすると同期通信の足並みを揃えるのが難しくなるために, 新しい技術 (SATAや, PCI-exバス などで使われてる技術)が必要になってくる ... ということです
(500MHz の DDRというのも, 昔の? PCIバスの 33MHz/66Mhzから比べるとものすごいと思うけど)

度々ありがとうございます。とてもありがたいです。

oriri wrote: ↑

Thu Mar 25, 2021 2:08 pm

(3280(w) x 2464(h) x 16(bit) x 30(fps) ≒ 3880Mbps)

たぶん, 16ではなく, 12 or 10 のような?

おっしゃるとおりでした。私の使用しているラズパイカメラV2だと10bitのようです。

oriri wrote: ↑

Thu Mar 25, 2021 2:08 pm

CLOCKと 4レーン分がセットになっていて, でも Raspberry Pi では 4レーン中 2 レーン
そして CLOCKは先に挙げたとおり, 500MHz の DDR (によって 1Gbps)

この同期通信の clock を上げるか, レーン数を多くすれば速度は上がりそうに見えるけれど,
そうすると同期通信の足並みを揃えるのが難しくなるために, 新しい技術 (SATAや, PCI-exバス などで使われてる技術)が必要になってくる ... ということです
(500MHz の DDRというのも, 昔の? PCIバスの 33MHz/66Mhzから比べるとものすごいと思うけど)

は不勉強で理解しきれてないのですが、おっしゃる内容から察するに、ComputeModule4のように4レーン対応のラズパイを選んでも単純に4Gbpsとはなってくれないということなんでしょうか。

勉強のためいろいろ試してみます。ありがとうございます。

mutsuyuki wrote:

oriri wrote: ↑

Thu Mar 25, 2021 2:08 pm

CLOCKと 4レーン分がセットになっていて, でも Raspberry Pi では 4レーン中 2 レーン
そして CLOCKは先に挙げたとおり, 500MHz の DDR (によって 1Gbps)

この同期通信の clock を上げるか, レーン数を多くすれば速度は上がりそうに見えるけれど,
そうすると同期通信の足並みを揃えるのが難しくなるために, 新しい技術 (SATAや, PCI-exバス などで使われてる技術)が必要になってくる ... ということです
(500MHz の DDRというのも, 昔の? PCIバスの 33MHz/66Mhzから比べるとものすごいと思うけど)

は不勉強で理解しきれてないのですが、おっしゃる内容から察するに、ComputeModule4のように4レーン対応のラズパイを選んでも単純に4Gbpsとはなってくれないということなんでしょうか。

いえ, 4Gbpsは出せるはずだけど, 同期シリアル通信(を利用する D-PHY) としてはこれが限界なのだろう, という話です
同期シリアル通信というか, (例えば PCIバスなどではパラレルの) 同期式の通信