URL: https://linuxfr.org/users/niconico/journaux/naxriscv-un-cpu-rapide-open-source Title: NaxRiscv, un CPU rapide open source Authors: Nicolas Boulay Date: 2024年01月04日T09:31:46+01:00 License: CC By-SA Tags: risc-v, cpu, open_hardware, scala, hdl et fcpu Score: 28 En parcourant le journal sur le 37C3, sur les [conférences](https://linuxfr.org/users/esver/journaux/selections-de-presentations-du-37c3) du Chaos Computer Club Allemand, je suis tombé sur la présentation d'un CPU open source, le [NaxRiscv](https://fahrplan.events.ccc.de/congress/2023/fahrplan/events/11777.html). Pour ceux qui se souviennent, c'était le rêve d'un groupe d'illuminé autour du F-cpu dans les années 2000. Le [NaxRiscv](https://github.com/SpinalHDL/NaxRiscv) est donc un CPU RISC-V out-of-order. Il exécute maximum 3 instructions à la volée ce qui permet d'être plus rapide qu'un ARM M4 à fréquence égale. Ce CPU est écrit non pas en VHDL ou en Verilog mais par un générateur de HDL, [SpinalHDL](https://github.com/SpinalHDL/SpinalHDL). C'est une library [Scala](https://fr.wikipedia.org/wiki/Scala_(langage)) pour générer de plus haut niveau du hardware. La description du projet met en avant les limites des anciens langages et permet d'aller plus loin dans l'abstraction (Interface plus propre, code moins verbeux, paramètres génériques). NaxRiscv est donc la démonstration qu'un langage de plus haut niveau permet de faire plus de chose, plus complexe, même en hardware. Il cible les FPGA dans un premier temps. 2 boites chinoises l'utilisent ainsi que des universités. Le projet propose une configuration par défaut, mais il est possible de composer son CPU (nombre d'unité de calcul, profondeur de pipeline). Debian démarre sur ce programme. Il est inclus dans une système plus large [LiteX](https://github.com/enjoy-digital/litex) qui permet de composer un système complet. Le code est assez lisible et je pense que des softeux n'auront pas trop de mal à le comprendre. Il va falloir que je me mette au Scala.